来源：雷科技
近日，台积电总裁魏哲家在月前的法说会上透露，3nm支撑进展符合预期，将于今年下半年量产。不过，根据DigiTimes最新消息，半导体设备厂商称，台积电3nm良率爬坡遇到较大的阻力，为此还多次修正3nm蓝图。
该半导体设备厂商还补充道，台积电已经将3nm工艺划分出N3、N3E与N3B等多个版本，以符合不同客户的需求。目前来看，苹果、英特尔等大厂已经预定了大部分的3nm产能，现在台积电良率爬坡遇阻，不知道我们有没有机会如期看到各家大厂的最新产品。
相比于5nm，3nm制程的晶体管密度提升70%、性能提升15%、功耗降低30%，采用该制程的芯片无论是功耗还是性能表现，都会比5nm芯片有不小的提升，尤其是智能手机，内部空间有限，散热效果不能跟平板、PC等产品相比，所以对芯片制程的要求也就更高。
近两年，台积电的制程工艺总会优于三星，尤其是竞争异常激烈的7nm、5nm节点，前者生产的芯片基本都没有出现过翻车的迹象，而基于三星的5nm制程打造的骁龙、猎户座芯片，体验似乎都不太理想。
在3nm这个节点，三星用上了GAAFET环绕栅极场效应晶体管技术，理论上晶体管密度更高、功耗更低，而台积电的3nm很可能还是FinFET立体晶体管技术，也就是说，后者3nm良率爬坡受阻，三星有望获得更多反超的机会。
台积电多次修改蓝图，说明3nm的工艺难度确实比5nm要高不少，如果大规模量产延迟，苹果、英特尔等厂商可能都会成为最大的输家，毕竟台积电几乎是它们唯一的代工厂，新工艺推迟就意味着很多产品的发布会慢于对手。此外，3nm工艺的最终效果也成为了小雷最关注的一个方面。
当然了，台积电总裁自信满满称3nm进度符合预期，可能说明良率爬坡只是“小插曲”，采用该工艺打造的新品还是能够如期而至，相信明年我们还是能看到新芯片准时发布。
